This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

(19)KORLAN INTELLECTUAL PROPERTY OF ICE

KOREAN PAIENT ABSTRACIS

(11)Publication

000003359 A

(43)Date of publication of application:

15.01.2000

(21)Application number: 980024589

(71)Applicant:

HYUNDAI ELECTRONICS IND. CO., LTD.

(22)Date of filing:

27.06.1998

(72)Inventor:

IFIL, SANG LIYEOP

(51)Int. Ct

H01L 21/28

(54) MLTAL WIRE FORMING METHOD FOR SEMICONDUCTOR DEVICE

(57) Abstract:

4

PURPOSE: A metal wire forming method is provided to produce a metal wire preventing the loss of 'Si according to the reaction of a silicon substrate to any adhesion layer.

CONSTITUTION: A motal wire is formed by the steps of: evaporating an interlayer insulating film(3) onto a silicon substrate(1) and forming a bit line contact hole to expose a contact layer(2) by etching the interlayer insulating film: evaporating polycrystalline silicon film(4) onto the exposed contact layer; and

evaporating Ti film(5) onto the whole structure, Ti film(6) thereunto and tungston film(7) thereunto.

COPYRIGHT 2000 KIPO

Legal Status

1. Appliaction for a patent (19980627)

Processing

J 12 10 1 10

€ 2000 0003659

(19) 대한민국특허청(KR) (12) 공개특허공보(A)

U-1996 002456) 988년 -002127일
대전자산업 수석회사 - 김영환
단부도 이런지 부범을 이미리 간 136-1 [상형
(기도 성임시 보당구 마람동 156 목권마음 연당마파트 503-1304 (해천, 원석회
1

(54) 반도체 장치의 급속배선 형성방법

17:40

된 발명을 반도해 기술본이에 된한 것으로, 특히 반도체 장치 재조공정 중 비트라인 등의 급속배선 향성 방법에 당한 것이며, 실리온 기관(답답증)과 발전한(또는 출력공속)의 반영에 따로 이 관설을 방지하는 반도체 장치의 금속배선 형성방법을 제공하는데 그 독적이 있다. 본 발명은 점합률(실리곤 기판)과 함께 출위 반응률 최대한 역제하기 케하여 점합군과 전화한 사이에 신리콘들을 삽급하는 것이다. 독, 실리콘을 등 전착층에 위할 제공하는 실생학으로 사용하며 점합교에서의 이 손실을 최소화한다. 이번, 공단콘출 의 두메는 이후 전속을과 반응하여 모두 생기자이루막으로 변간할 수 있도록 함께 형성한다. 이번 점합률 의 두메는 이후 전속을과 반응하여 모두 생기자이루막으로 변간할 수 있도록 함께 형성한다. 이번 점합률 의 단결정성리콘과 실리사이트릭을 검축사하는 것이 검축처럼 측면에서 유리하고, N 및 P 심합증에서도 요막(어때) 건복이 가능하기 때문이다.

445

5216

14.33.41

SIMM WOOD WA

도 54 대체 도 14분 본 발생의 일 문지에서 대표 급속 테트라인 향상 공정도.

· 토면의 주요 부흥에 B한 뿌도의 결명

1: 설라면 기판

0:700

3 : 춘만함영막

4 : 나폴중설없곤뭐

5 : 13學

6:100

7 : 털스텐막

8:日份實際的基础上等

PRY AND SE

建聚型 异型

MBU RAE NIE WIT PRIT RENE

본 발명은 반도체 기술본야야 관한 것으로, 특히 반도체 장치 제조용장 중 비트리인 등의 급속에선 형성 방법에 관한 것이다.

일반적으로, 반도체 정치에서 교속배선을 항설하는데 있어서, 복는정이 높고 비지향이 낮은 덩스덴(明)을 많이 사용하고 있다. 덩스턴을 10~ 20개 요ccc의 때우 낮은 비저학을 가져며, 모처리 도포성이 유수한 장점 이 있다. 따라서, 반도체 장치의 선호전을 속도를 향상시키고, 비트리인 등의 급속배선의 필미를 관계 가 저갈 수 있게 되어 반도체 장치 섭계시의 마찬을 개선하고 컵 금기를 중인 수 있는 강점이 있다.

형스탠을 공속배선에 적용하기 의해서는 점약층으로서 TH막을 필요로 하며, 잡합증과의 성속저렇을 낮추 기 위하며 Ti막을 사용하는 것이 통상되어나, 즉, 반택을 형성으로 17/THM에 적한 구조의 급속태선을 형성 하는 것이다.

그러나, 이러한 중래의 TI/TIMV 정충 구조의 금속때설에서 T()) 전합층의 단결정성리본과 전하게 되며 호속 교온 얼흥정시 디타늄ੂ리시아(F(TiSi))로 변환되는데, FIFF뉴실리시아(드는 790c 대상의 운동에서